

#### <u>PATENT</u>

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re: Oh et al.

Confirmation No. 2683

Serial No. 10/657,490

Group Art Unit: 2818

Filed: September 8, 2003

Examiner: Mai Huong C. Tran

For: INTEGRATED CIRCUIT DEVICES INCLUDING A MIM CAPACITOR

April 15, 2005

MAIL STOP ISSUE FEE Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

# PETITION TO ACKNOWLEDGE AND CONSIDER PREVIOUSLY FILED INFORMATION DISCLOSURE STATEMENT

Sir:

Applicants submitted an Information Disclosure Statement ("the IDS"), Form PTO-1449, and 2 cited references (Appendix A) on March 14, 2005. This submission included a self-addressed return postcard, which was returned indicating receipt of the above items at the United States Patent and Trademark Office. A copy of the stamped return-postcard and a print-out from the USPTO Patent Application Information Retrieval System (PAIR) evidencing receipt of the IDS on March 17, 2005 are attached hereto as Appendix B.

In light of the foregoing, Applicants request consideration of the IDS of March 14, 2005, and return of an initialed form PTO-1449 indicating consideration of the IDS of March 14, 2005.

It is not believed that a fee is required for the present petition. In the event, however, that a fee is necessary to allow consideration of this paper, the Commissioner is authorized to charge Deposit Account No. 50-0220.

Respectfully subject

Robert W. Glatz M Registration No. 36,811

Customer Number: 20792

**CERTIFICATE OF MAILING UNDER 37 CFR § 1.10** 

"Express Mail" mailing label number EV675783033US

Date of Deposit: April 15, 2005

I hereby certify that this paper or fee is being deposited with the United States Postal Service "Express Mail Post Office to Addressee" service under 37 CFR 1.10 on the date indicated above and is addressed to Mail Stop Patent Application, Compaissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Carey Gregory



Attorney's Docket No. 5649-1118

#### PATENT

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re: Oh et al.

Confirmation No. 2683

Serial No. 10/657,490

Group Art Unit: 2818

Filed: September 8, 2003

Examiner: Mai Huong C. Tran

INTEGRATED CIRCUIT DEVICES INCLUDING A MIM CAPACITOR For:

March 14, 2005

Mail Stop Amendment Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

## INFORMATION DISCLOSURE STATEMENT UNDER 37 C.F.R. § 1.97(c) FOR APPLICATION FILED AFTER JUNE 30, 2003

Sir:

Attached is a list of documents on Form PTO-1449, together with a copy of any listed foreign patent document and/or non-patent literature. A copy of any listed U.S. patent and/or U.S. patent application publication is not provided herewith in accordance with the amendment by the U.S. Patent and Trademark Office to 37 C.F.R. § 1.98(a)(2)(ii) effective October 21, 2004. Also enclosed is a translation or a concise explanation of each non-English language document enclosed. It is requested that these documents be considered by the Examiner and officially made of record in accordance with the provisions of 37 C.F.R. § 1.56 and Section 609 of the MPEP.

This Information Disclosure Statement is submitted in accordance with 37 C.F.R. § 1.97(c), before final Office Action or Allowance, whichever is earlier. In accordance with the requirements of 37 C.F.R. § 1.97(c)(1), the following Certification as specified in 37 C.F.R. § 1.97(e) is made:

Each item of information contained in this Statement was first cited in a communication from a foreign patent office in a counterpart application not more than three (3) months prior to the filing of this statement.

In re: Oh et al.

Serial No.: 10/657,490 Filed: September 8, 2003

Page 2

Respectfully submitted

Robert W. Glatz

Registration No. 36,811

Myers Bigel Sibley & Sajovec, P.A.

P. O. Box 37428

Raleigh, North Carolina 27627

Telephone: (919) 854-1400 Facsimile: (919) 854-1401

Customer No. 20792

Certificate of Mailing under 37 CFR 1.8

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Mail Stop Amendment, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on March 14, 2005.

Carey Gregory

	Pate OF DO	U.S. Department of ent and Trademark Of OCUMENTS CITED	ffice BY APPLI		Attorney Dod	cket Number 5649-1118		Serial No. 10/657,490 —
	2005	Jse several sheets if no	ecessary)		Applicants:	0	h et al	J
APR 15		)			Filing Date:	tember 8, 20		Group 2683
WE ME			U. S	S. PATENT DO				1 2000
Examiner Initial		Document Number	Date		Jame ·	Class	Subclass	Filing Date if Appropriate
							4	
			PODE				·	
		Document Number	FOREI Date	·	DOCUMENTS	Class	Subclass	Translation Yes   No
	1.	1		·		Class	Subclass	l .
	1.	Number	Date	Co		Class	Subclass	Yes   No
	1.	Number	Date	Со		Class	Subclass	Yes   No
	1.	Number	Date	Co		Class	Subclass	Yes   No
	1.	Number 1020030037215	Date 5/12/03	Korea	puntry			Yes   No
	2.	Number 1020030037215	Date 5/12/03  JMENTS (Ir	Co Korea	r, Title, Date, Pe	rtinent Pages	, Etc.)	Yes   No abstract
		Number 1020030037215  OTHER DOCU Notice to File Resp	Date 5/12/03  JMENTS (Ir	Co Korea	r, Title, Date, Pe	rtinent Pages	, Etc.)	Yes   No abstract



#### KOREAN PATENT ABSTRACTS

(11)Publication

1020030037215 A

number:

(43)Date of publication of application:

12.05.2003

(21)Application number: 1020010068387

(71)Applicant:

HYNIX SEMICONDUCTOR

(22)Date of filing:

03.11.2001

(72)Inventor:

JUNG, YONG SIK

(51) Int. CI

H01L 27/108

(54) METHOD FOR FABRICATING SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: Α method for fabricating semiconductor device is provided to embody a Gigabit dynamic random access memory(DRAM) by forming a three-dimensional structure of a metalinsulator-metal(MIM) capacitor, and to simplify a fabricating process by simultaneously embodying an analog capacitor and a cell capacitor of DRAM in forming a merged DRAM with logic or an embedded DRAM with logic while using an MIM structure.

CONSTITUTION: An interlayer dielectric is formed on

the front surface of a completed substrate. The interlayer dielectric is selectively etched to simultaneously define a cell capacitor formation region and a logic analog capacitor formation region. The first conductive layer is formed on the defined region to form lower electrodes(96,97) of a cell capacitor and a logic analog capacitor. A capacitor dielectric layer (99) is formed on the first conductive layer. The second conductive layer for a capacitor upper electrode(100) is formed on the dielectric layer.

© KIPO 2003

Legal Status Date of final disposal of an application (20031230) Patent registration number (1004155370000) Date of registration (20040106)

출력 일자: 2004/12/18

발송번호: 9-5-2004-053352255

발송일자: 2004.12.17

제출기일: 2005,02.17

수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2

총(리&목특허법靈사무소)

이영필 귀하

137-874

7004.12.18

1000

# 특허청 의견제출통지서

출원인

명칭 삼성전자주식회사 (출원인코드: 119981042713)

주소 경기도 수원시 영통구 매탄동 416

대리인

성명 이영필

주소 서울,서초구 서초3동 1571-18 청화빌딩 2층(리&목특허법률사무소)

출원번호

10-2002-0078905

발명의 명칭

MIM(Metai-Insulator-Metal)커패시터를 갖는 반도체 소자

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보점이 필요할 경우에는 상기 제출기일까지 의견서[독허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(삼기제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장 승인종지는 하지 않습니다.)

#### [이 유]

이 출원발명은 그 출원한 날전에 한 출원으로서 이 출원후에 공개된 2001년 출원 제 68387호(국내 공개육허공보 2003년 제37215을 공보함조)의 출원서에 최초로 철부한 명세서 또는 도면에 기재된 발명과 동일한 것이므로 (이 출원의 발명자가 그 출원전에 출원한 상기 발명자와 동일하지 않으며 또한 이 출원시 출원인이 그 출원전에 출원한 상기 특허충원의 출원인과 동일하지 않으며 또한 이 출원시 출원인이 그 출원전에 출원한 상기 특허충원의 출원인과 동일하지 않은 목허법 제 29조제3항의 규정에 의하여 특허를 받을 수 없습니다.

#### [아래]

본원 발명은 MIM 캐패시터에 있어 상부전극 상에 제1 비아홀을 갖는 제1 층간절연막 및 배선층 및 상기 독립배선층을 노출하는 제2 비아홀을 갖는 제2 층간절연막 및 상기 제2 비아홀 내에 형성되어 독립배선층을 통하여 MIM 캐패시터의 상부전극과 연결되는 배선층을 포함하는 것을 특징으로 하는 반도체 소자인 것을 특징으로 하고 있으나 이는 본원 발명의 출원 전에 출원되어 본원 발명의 출원 후에 공개된 국내공개특허공보 2003-3725호(2003.05.12)의 하부구조물이 형성된 반도체 기판 상에 캐패시터 하부전극,유전체막,상부전극을 형성하고 상기 상부전극 상에 절연막을 형성 한 후 상부전 국과 접속되는 금속배선을 형성하고 상기 구조물 상에 절연막을 형성 한 후 상기 금속배선과 접속 되는 금속배선을 형성한 반도체 소자의 구성과 동일한 것으로 판단됩니다.

#### [첨 부]

첨부1 국내공개특허공보 제2003-37215호(2003.05.12) 1부.

2004.12.17

특허청

전기전자심사국 응용소자심사담당관실

심사관 조지

€ 2003-0037215

## (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. <sup>7</sup>		) 공개번호 특2003-0037215
HOIL 27/108	(4:	3) 공개일자 2003년05월12일
(21) 출원번호 (22) 출원일자	10-2001-0068367 2001년 11월 03일	
(71) 출원민	주식회사 하이닉스반도체	
(72) 발명자	경기 미천시 부발읍 마미리 산136-1 정용식	
(74) 대리인	충청북도청주시흥덕구봉명동1602번지 특허법인 신성	주공2단지아파트106-505
실사경구 : 있음		

#### SNET NE

## (54) 반도체 소자 제조 방법

#### 足等

본 발명은 간단하며 안정된 공정에 의해 고속의 안정된 동작이 가능한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 메모리 설명역과 목직 명역을 구비한 반도체 소자 제조 방법에 있어 서, 소정 공정이 완료된 기판 전면에 총간절면막을 형성하는 단계; 상기 총간절면막을 선택적으로 식각하 며 셀 캐패시터 형성 영역과 목적 마날로그 캐패시터 형성 영역을 동시에 정의하는 단계; 상기 셀 캐패시 터와 상기 로직 마날로그 캐패시터의 하부전국 형성을 위해 상기 정의된 영역 상에 제1전도총을 형성하는 단계; 상기 제1전도총 상에 캐패시터 유전체증을 형성하는 단계; 및 상기 유전체총 상에 캐패시터 상부전 국용 제2전도총을 형성하는 단계을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법을 제공한다.

또한 본 발명은, 메모리 셀염역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서, 소정 공정이 완료된 기판 전면에 총절연막을 형성하는 단계; 상기 총간절연막을 선택적으로 식각하며 셀 개패시터 형성 영역과 로직 이탈로그 개패시터 형성 영역 및 금속배선 형성을 위해 상기 정의된 영역 상에 제 시터와 상기 로직 이탈로그 개패시터의 하부전국 및 금속배선 형성을 위해 상기 정의된 영역 상에 제 도층을 형성하는 단계; 상기 제1전도층 상에 개패시터 유전체총을 형성하는 단계; 및 상기 유전체총 상에 개패시터 상부전국용 제2전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법을 제공한다.

#### 445

£3h

#### 40101

MDL, DRAM, 로직 영역, 메모리 셀, 캐패시터, 다마신, EDL

#### BAH

#### 도면의 관단학 설명

도 1a 내지 도 1h는 제1증래기술에 따른 반도체 소자 제조 공정을 도시한 단면도.

도 2a 내지 도 2d는 제2종래기술에 따른 반도체 소자 제조 공정을 도시한 단면도,

도 3a 내지 도 3h는 본 발명에 따른 반도체 소자 제조 공정을 도시한 단면도.

#### \*도면의 주요 부분에 대한 부호의 설명

71 : 셀영역

72 : 로직 영역

73 : 아이슬레이션

74 : 게이트전국

75 : 게이트 하드마스크

76 : 소스/드레인 접합

77 : 측벽 스페이서

78, 80, 87, 88, 91, 93, 101, 102 : 총간철연막

79, 83, 84 : 콘택 플러그

85 : 비트라인

86, 103, 104, 105 : 금속배선

89, 92 : 식각멈춤막 96, 97 : 하부전국

99 : 유전체층

100 : 삼부전극

#### 발명의 상세환 설명

#### 보염의 목적

#### · \$201 李帝士 기술 및 그 분야의 중面기술

본 발명은 반도체 기술에 관한 것으로. 특히 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 차세대 DRAM(Dynamic Random Access Memory)의 제조에 적합하게 사용될 수 있고 또한 MDL(Merged DRAM with Logic)이나 EDL(Embedded DRAM with Logic)의 제조시 마날로그 캐패시터를 DRAM 셀 캐패시터 제조시 추가공정없이 형성할 수 있는 방법에 관한 것이다.

반도체 산업에서 가격 경쟁력을 높이기 위한 최선의 방법은 제조 기술의 미세화를 이루며 칩 사이즈를 기판 장당 칩 수를 증가시킴과 동시에 수울의 향상을 꾀하는 것인 바, 마AM에 있어서 칩 사이즈를 줄임으로 서 상기한 미독을 얻을 수 있으나 DRAM 단위 셑미 요구하는 캐패시턴스 값은 고정되며 있기 때문에 셀의 캐패시턴스 값을 유지하기 위해 캐패시터의 표면적을 일정하게 유지해야 한다.

제조기술이 미세화 되머감에 따라 셀 캐패시턴스를 유지하기 위한 방법으로는 두가지 방법이 있는데, 첫 번째 방법은 셀 캐패시터의 높이를 높임으로써 그 표면적을 증대시키는 것이고, 두번째 방법은 셀 개패시 터의 유전률질의 적절한 선택을 통해 유전율이 높은 재료를 선택하는 방법이며, 현재의 질화막(Silicon nitride) 대신 Ta\_D\_L BST((Ba,Sr)TIDa) 등을 채택하고 있다.

또, 근래에 들어 여러가지 장점 때문에 SOC(System On Chip)의 필요성이 강력히 대두되고 있으며 특히, 메모리 셀 예컨대, DRAM과 로직회로를 동일 칩에 구현하는 기술이 요구되고 있으며 이에 ML, EDL 등이 등장하게 되었다. 대부분의 로직회로엔 마날로그회로가 포함되어 있고, 특히 마날로그 캐패시터의 사용이 점차 일반화되고 있다.

상기와 같은 MDL 등의 조건을 충족시키기 위해 여러 시도가 있어 왔는 바, DRAM 셀 캐패시턴스를 높이기 위해 셀 캐패시터의 높이를 높이고, 하부전국 형성 후 그 표면에 HSG(Heml Spherical Grain)를 형성시켜 표면적을 늘리는 방법이 시도되고 있다.

또, 고유전율의 유전물질을 사용하기 위해 Ta\_O\_의 경우 MtS(Metal Insulator Silicon)를 사용하고 있고 BST나 그 미외의 다른 물질을 사용하기 위해 MIM(Metal Insulator Metal)의 구조로 변화하고 있다.

MD에서 셀 캐패시턴스를 향상시키기 위해 MIM 구조의 셀 캐패시터를 형성시키고 마날로그 캐패시터를 구현하기 위해 추가의 금속전곡(Metal electrode)과 마날로그 캐패시터 유전체를 사용하는 기술이 현재의 추세미다.

하지만, 상기와 같은 공정 기술의 구성에서는 DRAM 셀 캐패시터와 로칙 아날로그 캐패시터를 각각 구현하 기 때문에 다음과 같은 문제점이 발생하게 된다.

- 1. 공정의 복잡도가 증기하게 된다.
- 2. 제조 기술의 미세화로 고유전율의 유전체 물질을 사용하는 동시에 상당한 높이의 셀 캐패시터를 제조 해야 하는 바, 셀 캐패시터의 높이가 높마져 호속의 콘택혼(Contact hole) 공청에서 콘택 깊이(Depth)가 깊어져 미를 매립하기가 머려워지며 공정 난미도가 증가하며 제품의 신뢰성에 문제가 발생하게 된다.
- 3. 차세대 DRAM용 캐패시터 전국의 대표적인 물질은 Ptl Ru인데 재료의 가격이 높기 때문에 전국재료를 효율적으로 사용해야 하나, 기존의 경우 효료적인 사용이 어렵다.

#### <제1증래기술>

도 1a 내지 도 1h는 제1종래기술에 따른 반도체 소자 제조 공정을 도시한 단면도이다.

먼저, 또 1a에 도시된 바와 같이 기판에 로직 영역(12)와 셀명역(11)의 웹 및 마이슬레이션(Isolation, 13)을 형성시킨 다음, 게미트전국(14)/게이트 하드마스크(15)를 중착 후 패터닝한다.

여기서, 게이트전국(14) 물질로 마폴리실리콘이나 텅스텐 실리사이드 및 텅스텐의 조합으로 사용되며, 게 이트 하드마스크(15) 재료로 산화막이나 잘화막 또는 이들의 조합 등을 사용한다.

미머서, 미온주입 등을 미용하여 소스/드레인 접합(16)을 형성시킨 다음, 케이트전국(14) 및 케미트 하드마스크(15)에 촉벽 스페미서(Sidewall spacer, 17)를 형성시키는 바, 경우에 따라 셀영역의 접합과 로직영역에서의 소스/드레인 접합의 농도를 달리하며, 소스/드레인 접합(16)의 저항이나 혹속 콘택 저항을 뚤미기 위해 살리사이드(Self align silicide, Salicide) 공정을 적용하기도 한다. 또한, 촉벽

스페이서(17) 재료로 산화막, 질화막 또는 이들의 조합을 사용하기도 한다.

계속해서, 게이트 하드마스크(15)를 포함한 전체 구조 상부에 총간절연막(18)을 증착시킨 다음 평탄화한 다

다음으로, 도 Ib에 도시된 바와 같이 마폴리실리콘 또는 텅스텐 등을 이용하며 셀영역(1:1)의 콘택 플러그(19) 예컨대, 스토리지노드용 콘택 플러그룹 형성한 다음, 총간절연막(20)을 중착한 후, 셇영역(11)엔 비트라인 콘택종(21)을 로직 명역(12)엔 MCS(Metal Oxide Semiconductor)의 게이트전국(15) 또는 소스/드레인 접합(16)을 노출시키는 콘택홍(22) 즉, 금속배선 콘택홍을 형성시킨다.

다음으로, 도 1c에 도시된 바와 같이 상기 콘택홀(21, 22)에 각각 매립된 클러그 예컨대, 비트라인 콘택 쥴러그(23)와 MDS 콘택 튤러그(24)를 형성한 다음, 셈영역(11)에는 비트라인(25)를 로직 영역(12)에는 금 숙배선(Local interconnection line, 26)를 형성하는 바, 그 출함로는 행스텐 또는 형스텐 실리사이트 중 출 이용한다.

이어서, 비트라인(25) 및 금속배선(26)이 형성된 전체 구조 상부에 총간절면막(27, 28)을 형성하는 바, 도면부호 27'은 비트라인(25)의 산화방지 및 절착력을 높이기 위한 것으로 생략되기도 한다.

다음으로, 도 1d에 도시된 바와 같이 설명역(11)의 통간절연막(27, 28)을 선택적으로 식각하며, 콘택 룹 러그(19) 표면을 노출시키는 콘택홀을 형성한 다음, 전도성 통질을 미용하며 플러그(29)를 형성하는 바, 미러한 미중 즐러그 기술은 패턴의 미세화에 따른 웹 캐패시턴스의 증가를 위해 셀 캐패시터의 높미물 높 미기 위해 사용되는 것으로, 도면부호 19 와 '29'로 미루어지는 미중 플러그는 호속 셀 캐패시터 하부전 극 즉, 스토리지노드용 플러그로 미용된다.

계속해서, 도 16에 도시된 바와 같이 플러그(29) 및 총간절연막(18)을 포함한 전체 구조 상부에 석각멈춤 막(30) 및 총간절연막(31)을 차례로 증착한 다음, 셀 영역(11)에서 호속 하부전국이 형성될 영역의 총간 절연막(31)과 식각멈춤막(30)을 선택적으로 식각하며 제거한다.

대기서, 식각멈춤막(30)은 습식식각시 마스킹(Masking)층으로 사용되므로 습식식각의 케미칼(Chemical) 조성에 [따라 바뀌게 되며, 통상 질화막계열의 물질이 사용된다.

이어서, 전체 구조 상부에 폴리실리콘 또는 덩스텐 등의 하부전극용 재료를 증착하며 셀 캐패시터용 하부 전극(32)을 형성한 다음, 전체 구조 상부에 절면막(33)을 형성하는 바, 절면막(33)은 하부전극(32) 식각 을 위한 것으로 SOG(Spin On Glass) 또는 필드산화막 등에 이용되는 산화막 등이 사용된다.

미어서, 총간절면막(21) 표면이 노출될 때까지 화학기계적 연마(Chemical Mechanical Polishing; 미하 CMP라 함)를 실시함으로써, 미웃하는 하부전극(32)간 분리가 미루어지도록 한 다음, 셀명역(11) 상의 총 간젊면막(31) 및 젊연막(33)을 선택적으로 제거하며 하부전극(32)미 노출되도록 한다.

다음으로, 도 1f에 도시된 바와 같이, DRAM 캐패시터 유전체총(34)과 상부전극(35)을 형성하는 바, 유전체총(34)은 통상의 산화막 계열 또는  $Ta_2O_a$  등을 미용할 수 있다.

다음으로, 도 19에 도시된 바와 같이 상부전극(35)을 포함한 전체 구조 상부에 흥간절면막(26, 27)을 중 확한 다음, 식각 및 중착과 식각 공정물 반복합으로써 금속배선(38, 39, 40)을 형성한다.

이 때, 금속배선(38, 39, 40)은 로직 영역(12)에서 마날로그 캐패시터의 하부진극(38)으로 사용되는 통 시에 로직이나 셀 주변영역의 로컬배선을 연결하는 배선(39) 역할도 하게 되며, 로직 마날로그 캐패시터 의 하부전극(38)으로는 AI 또는 텅스텐 통을 미용한다.

이어서, 산화막, 질화막 또는 이들의 조합을 미용하며 로직 마날로그 캐패시터용 유전체츰(41)을 증착한 다음, TiN 등을 미용하여 상부전국(42)을 증착한 후, 로직 영역(12)의 마날로그 캐패시터 상부전국(42)을 패터닝하는 바, 이 때 로직 아날로그 캐패시터의 유전체층(41)은 캐패시터 미외의 영역에서는 식각되며 제거된다.

다음으로, 도 1h에 도시된 바와 같이 총간절면막(43, 45)과 금속배선(44)을 형성함으로써, MDL 등의 반도 체 소자 제조 공정이 완료된다.

그러나, 상기한 바와 같이 이루어지는 제1종래기술의 경우 다음과 같은 문제점이 발생하게 된다.

- 1. 셀명역에서의 디지탈 캐패시터용 전극 형성시 그 전극 물질을 기판 전면에 증착한 후 로직 영역에서의 증착된 전극 물질을 제거하고, 로직 영역에서의 캐패시터 형성 시에도 셀영역에 증착된 전극 물질을 제거 해야하므로 귀금속인 전극 물질의 소모에 따른 경비 부담에 따라 셀 캐패시터 형성을 베S나 SIS 구조로 밖에 형성시킬 수 없다. 미는 공정이 복잡해짐은 물론 공정 미세화에 의해 저장 용량이 한계에 도달하게 된다.
- 2. 마AM 등의 셀 공정 완료 후 로직 영역에서의 금속배선을 형성하기 때문에 로직 영역의 금속배선용 콘 택용 깊이가 깊어지며 이렇 채우기 위한 공정이 머려워진다. 이 문제점은 패턴이 미세화퉒수록 더욱 심각 한 결과용 초래한다.
- 3. MDL 등의 반도체 소자에서 로직 마날로그 캐패시터를 금속배선을 사이에 형성시키는데에 있다. 즉, 공 정 수가 증가하는 문제가 있고, 더욱 심각한 문제는 마날로그 캐패시터의 타돌로지(Fopology)로 인해 출 간접면막의 평탄화가 머려워진다.

#### <제2증래기술>

한편, 다음은 미국특허(Method of fabricating DRAM (US 6,143,601) UMC Taiwan))을 나타내는 제2증레기 술로서 미하 첨부한 도 2a 내지 2d를 참조하여 상세하게 설명한다. 먼저, 도 2a에 도시된 바와 같이 기판에 로직 영역(22)과 RAM 등의 설영역(51)의 웰(RAM) 및 아이슬레이션(RAM)를 형성시킨 RAM, 게이트전국(RAM)에 하드마스크(RAM)를 중착 후 패터닝한다.

며기서, 게이트전국(54) 물질로 D-폴리실리콘이나 텅스텐 실리사이드 및 텅스텐의 조합으로 사용되며, 게이트 하드마스크(55) 재료로 산화막이나 질화막 또는 이들의 조합 동을 사용한다.

이머서, 통상적인 이온주입 등을 이용하여 소스/드레인 접합(56)을 형성시킨 다음, 게이트견극(54) 및 게이트 하드마스크(55)에 축벽 스페이서(57)를 형성시키는 바, 경우에 따라 설명역에서의 소스/드레인 접합(56)과 통직 염역에서의 소스/드레인 접합(56)의 농도를 달리하며, 소스/드레인 접합(56)의 개합이나 숙속 존백 저항을 줄이기 위해 살리사이는 공명을 적용하기도 한다. 또한, 축벽 스페이서(57) 재료로 산화락, 질화막 또는 이중의 조합을 사용하기도 한다.

계속해서, 게이트 하드마스크(55)를 포함한 전체 구조 상부에 충간절면막(58)을 증확 및 평탄화하는 바. 이 때 로찍 게이로도 좋시에 형성이 되어 흘리사이드/캐핑증 구조중 하게 되며, 평모에 따라 게이트및 구 성메서 캐핑 쿠菜는 생략하기도 한다.

평탄화 후, 셀영역(51)의 비트라인 콘택(59)/비트라인(60)과 로직 영역(52)의 급속배선 즉, 로컬배선 폰 택(69)/로컬 배선(60)이 동시에 협설된다.

다음으로, 도 25에 도시된 바와 말이 총간점면막(61)을 중혀한 다음, 튜얼 다마신 공정을 위해 집합막 등 을 미용하여 식각없출막(Etch stop layer, 62)을 중착한 다용 패터닝을 실시하여 축속 콘백 형성 영역 예 면대, 쉥행혐의 결후 스동리지노트 콘택, 토직 영역의 경우 궁속배선용 콘택을 정의한 다동, 그 상부에 캐패시터 정면막(63)을 형성하는 바, 그 중착 두께는 축속 캐패시터의 두께가 되므로 적절히 조합한다.

다음으로, 도 2c에 도시된 바와 같이 설영역(51)의 하부전국이 형성될 캐패시터 절연막(63)을 선택적으로 식각하며, 미와 동시에 로직 영역(52)의 금속 콘택미 형성될 부위도 선택적으로 식각한다.

식각공정이 완료된 후, 텅스텐 등의 셀 캐패시터 하부전국용 물질을 중착한 다음, 캐패시터 절연막(63) 표면이 드러날 때까지 CMP 또는 전면식각 등을 실시함으로써, 셀영역에는 하부전국(64)이, 로직 영역에는 텅스텐 등의 플러그(64)가 형성된다.

계속해서, 도 20에 도시된 바와 같이 셀 캐패시터용 유전체총(65)을 증착한 후, 셀 캐패시터가 형성될 영역(51)만 남도록 나머지 영역에서는 사진 식각 공정을 통하여 제거하는 바, 이 때 유전체총(65) 묺짍로는 Te-D, 또는 BST 등을 사용한다.

미머서, 상부전국용 불질을 증착한 다음, 사진식각 공정을 통하며 로직배선(66) 및 셀 캐패시터용 상부전국(66)을 <mark>형성시킨다.</mark>

그러나, 상기한 바와 같이 이루어지는 제2종래기술의 경우에는 상기 제1종래기술보다 더 많은 문제점이 발생하는 바, 다음과 같다.

- 1. 우선, 상부전국을 위해 물질을 증확한 후, 디자인을 적절히 하여 전면식각 등을 통하여 상부전국을 형성한다고 언급되어 있으나, 이 방법이 가능할 지가 의문이다. 뿐만아니라, MIS 혹은 MIM 셈 캐패시터 형성과 물직 배선을 당시에 형성하기 위해 셂 캐패시터용 유전체총 중확 후 건식식각을 포함하는 사진식각 공정을 거쳐야 하는 바, 누성(Leakase) 목성이 우수해야 하는 캐패시터 유전체총에 포토레지스트 및 출라즈마 공정이 적용되어 따라 그 목성의 열화가 발생하게 된다.
- 2. 셀 스토리지노드를 하부전국 형성시 동시에 형성시키므로 스토리지노드를 전국으로 채우기가 어렵다. 미는 패턴미 미세화 팀수록 더욱 심각하며, DRAM 셀 비트라인과 스토리지노드 콘택과의 단탁미 발생될 수 있다.
- 3. 상기한 바와 같은 공정 적용으로 로직 아날로그 캐패시터를 형성시킬 경우 상기의 제1중래기술메서 연급한 바와 같이 공정 수가 증가하는 문제가 있고, 더욱 심각한 문제는 아날로그 캐패시터의 타돌로지로 인해 승간절연막을 평탄화시키기가 머려워진다.

#### 보염이 이루고자하는 기술적 과제

본 발명은 상기한 총래기술의 문제점을 해결하기 위해 제안된 것으로서, 비교적 간단하며 안정된 홍정에 의해 고속, 교용량의 안정된 동작이 가능한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.

#### 발명의 구성 및 작용

상기 목적을 달성하기 위한 본 발명은, 메모러 설명역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서, 소점 공정이 완료된 기판 전면에 충간절면막을 혈성하는 단계; 상기 홍간절면막을 선택적으로 식각하며 권 캐패시터 형성 영역과 로직 아날로그 캐패시터 형성 영역을 동시에 정익하는 단계; 상기 셀 캐패시터와 상기 로직 아날로그 캐패시터의 하부전국 형성을 위해 상기 정익된 영역 상에 제1전투총을 혈성하는 단계; 상기 제1전투총을 합성하는 단계; 상기 제1전투총을 함성하는 단계; 상기 제1전투총 상에 캐패시터 유전체총을 형성하는 단계; 및 상기 유전체총 상에 캐패시터 상부전국용 제2전투총을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법을 제공한다.

또한 상기 목적을 탈성하기 위한 본 발명은, 메모리 설명역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서, 소정 공정이 완료된 기판 전면에 충절연약을 형성하는 단계; 상기 충간절연약을 선택적으로 식각하며 쉴 캐패시터 형성 영역과 로직 아날로그 캐패시터 형성 영역 및 금속배선 형성 영역을 통시에 정의하는 단계; 상기 쉴 캐패시터와 상기 로직 아날로그 캐패시터의 하부전국 및 금속배선 형성을 위해 상기 정의된 영역 상에 제1전도충을 형성하는 단계; 상기 제1전도충 상에 캐패시터 유전체육을 형성하는

단계; 및 삼기 유전체총 상에 캐패시터 상부전국용 제2전도총을 향성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법을 제공한다.

또한, 상기 목적을 달성하기 위한 본 발명은 메모리 셀영역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서, 다수의 도전영역을 갖는 기판 상의 제1층간절연막을 관통하며 상기 도전영역에 콘택된 다수의 즐러그를 웰영역 상에 형성하는 단계; 상기 둘러그를 포함한 전체 구조 상부에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막을 관통하여 상기 다수의 즐러그를 일부에 콘택된 센영역의 비트라인과 상기제1 및 제2층간절연막을 관통하여 상기 다수의 즐러그를 일부에 콘택된 센영역의 비트라인과 상기제1 및 제2층간절연막을 관통하여 상기 도전영역에 콘택된 론적 영역 상의 제1배선층을 통시에 형성하는 단계; 상기 제1배선층 및 상기 비트라인을 포함한 전체 구조 상부에 제3층간절연막과 후속 캐패시터 및 경속배선 영역을 정의하기 위한 제1식각염층막품 형성하는 단계; 상기 식각염층막 상에 제4 및 제5층간절연막을 경험하는 단계; 상기 제4 및 제5층간절연막을 선택적으로 식각하여 상기 별 개패시터 형성 영역 및 급속배선 형성 영역을 통시에 정의하는 단계; 상기 세월 개패시터 항성 영역 및 급속배선 형성 영역을 통시에 정의하는 단계; 상기 설 개패시터와 상기 론적 마늘로그 캐패시터의 하부전국 및 금속배선 형성을 위해 상기 정의된 명역 상에 제1전도층을 형성하는 단계; 상기 제1전도층을 형성하는 단계를 포함하는 것을 론장으로 하는 반도체 소자 제조 방법 등 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용미하게 실시 할 수 있을 정도로 상세히 성명하기 위하며, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하며 성명하기로 한다.

도 3a 내지 도 3h는 본 발명에 따른 반도체 소자 제조 공정을 도시한 단면도로서, 이하 도 3a 내지 도 3h 를 참조하며 상세하게 설명한다.

먼저, 도 3m에 도시된 바와 같이 기판에 로직 영역(72)과 DRAM 등의 셀영역(71)의 웰 및 아미솔레이션(73)을 형성시킨 다음, 게미트전국(74)/게이트 하드마스크(75)를 중착 후 패터닝한다.

여기서, 게이트전국(74) 물질로 D-폴리실리콘이나 텅스텐 실리사이드 및 텅스텐의 조합으로 사용되며, 게이트 하드마스크(75) 물질로 산화막이나 질화막 또는 이들의 조합 등을 사용한다.

이어서, 이온주입 등을 통해 소스/드레인 접합(76)을 형성시킨 다음, 게이트전국(74) 및 게이트 하드마스 크(75)에 축력 스페이서(77)를 형성시키는 바, 경우에 따라 설명역에서의 소스/드레인 접합(76)과 로직 명역에서의 소스/드레인 접합(76)의 농도를 달리하며, 소스/드레인 접합(76)의 저항이나 축속 공정에 따른 본백 저항를 줄이기 위해 살리사이드 공정을 적용하기도 하며, 축벽 스페이서(77) 궁점로 산화막, 질 화막 또는 이물의 조합을 사용한다.

계속해서, 게이트 하드마스크(75)를 포함한 전체 구조 상부에 제1층간절연막(78)을 증착시킨 다음 평탄화 하는 바, 미러한 평탄화 공정을 생략하기 위해 자체 평탄성이 유수한 유통성 산화막 계명 또는 SOB 동물 미용함 수도 있다.

다음으로, 도 35에 도시된 바와 같이 D-플리실리콘 또는 텅스텐 등을 이용하며 총간철연막(78)을 관통하며 설명역(71)의 도전명역 즉, 소스/드레인 접합(76)에 콘택된 플러그(79) 예컨대, 스토리지노도용 콘택 플러그를 형성한 다음, 총간철연막(80)을 중취한 후, 설명역(71)엔 비트라인 콘택홀(81)을 로직 명역(72)엔 도전영역 즉, MDS의 게이트전국(74) 또는 소스/드레인 접합(76)을 노출시키는 콘택홀(82)을 형성시키는 바, 이 때 동일 마스크를 이용하여 동일한 식각 공정을 통하며 이루어진다.

다음으로, 도 3c에 도시된 바와 같이 콘택홀(81, 82)에 각각 매립된 플러그 예컨대, 셀영역에서는 비트라인 콘택 플러그(83), 로직 영역에서는 MDS 콘택 플러그(84)를 형성한 다음, 셀영역(71)에는 비트라인(85)을 보고 영역(72)에는 금숙배선(Local Interconnection line, 86)을 형성하는 바, 미 때 팅스텐 또는 털스텐 실리사이드 등을 미용한다.

이어서, 비트라인(85) 및 금속배선(86)이 형성된 전체 구조 상부에 총간절연막(87, 88)을 형성하는 바, 도면부호 '87'은 비트라인(85)의 산화방지 및 접확력을 높이기 위한 것으로 생략되기도 하며, 듀얼 따마 신 공정의 식각멈총막 동으로 이용되는 결화막 계명을 사용하는 것이 바람직하다.

계속해서, 듀얼 다마신 공정을 위해 질화막 등을 이용하며 식각멈출막(89)을 증착한 다음 패터닝을 십시 하며 후속 콘택 형성 영역 예컨대, 셅영역의 경우 셀 캐패시터 하부전국과 플러그(79)를 연결하기 위한 콘택(90), 로직 영역의 경우 금속 몬택(90)을 정의한 다음, 그 상부에 총간젊면막(91)을 형성한다.

이 때, 식각덤출막(89)은 후속 습식식각시 마스킹층으로 사용되므로 습식식각의 케미칼 조성에 따라 바뀌게 되며, 통상 집화막 계열의 물질이 사용된다.

다음으로, 도 3d에 도시된 바와 같미, 식각멈춤막(92)을 증착한 다음, 로직 아날로그 캐패시터 형성 영역 옵 제외한 영역의 식각멈춘막(92)용 선택적으로 식각하며 제거하는 바, 식각멈춘막(92)은 셀 캐패시터 형 성출 위한 듀얼 다마신 공정시 로직 아날로그 캐패시터 형성 영역이 된다.

식각 후, 총간절연막(93)을 중착시키는 바. 총간절연막(93)의 높이는 로직 아날로그 캐패시터 하부전국의 두께가 되며, 총간절연막(91, 93)은 셈 캐패시터 하부전국의 높이가 된다.

다음으로, 도 3e에 도시된 바와 같이 셀 캐패시터의 하부전국이 형성될 영역(95)과 로직 아날로그 캐패시터가 형성될 영역(94)을 동시에 식각함으로써, 셑영역의 스토리지노드 및 로직 영역의 금속배선 영역이 듀얼 다마신 공정을 통해 형성된다.

이 때, 금속배선은 로직 영역에서 뿐만이 아니라 셸영역 내의 주변영역에서의 금속배선도 통일하게 적용이 가능하다.

다음으로, 도 36에 도시된 바와 같이, 하부전극용 전도총을 증착한 다음, 그 전면에 절연막(98)을 증착한

CI.

며기서, 하부전국용 전도층 물질로는 Pt, Ir, Ru 또는 미들의 산화물을 단독 또는 조합하며 사용할 수 있으며, 젊면막(98)은 306 또는 FOX를 포함할 수 있다.

또한, 하부전국(97) 형성 전에 하지 플러그(79)와 콘택되는 부분에서의 확산방지 특성을 향상시키기 위해 TiN. TeN 또는 ZrN 통을 사용할 수 있다.

이머서, 총간절면막(93) 표면이 노출될 때까지 CMP 또는 전면식각을 실시함으로써, 미웃하는 하부전국(97)을 붙리시켜 DRAM 캐패시터용 하부전국(97)과 로직 캐패시터용 하부전국(96)을 형성시킨다.

다음으로, 도 3a에 도시된 바와 같이 사진 및 습식식각 공정을 통해 셈영역(71)의 총간형연락들(81, 93, 98)월 선택적으로 제거한다. 이 때, 식각방지막(89)은 습식식각용 마스킴총 역할을 한다.

이어서, 셀 및 로젝 아날로그 캐패시터용 유전체총(99)을 형성하는 바, BST, PZT, SBT 또는 Ta-C 통음 중확한 다음, 상부전국용 전도총을 출착한 다음, 사진식각 공정을 실시하여 상부전국(100)을 형성한다.

다음으로, 도 3㎡에 도시된 바와 콰이 전면에 총간절연막(101, 102)을 처례로 중확한 다음, 총간짧연막(101, 102)을 선택적으로 식각한 다음, 전도 물질을 중확 후 패터닝하며 하며 급속배선(103, 104, 105)을 형성한다.

이 때, 배선라인은 로직영역(72)에서 마탈로그 캐패시터의 상하부전극(96, 100)에 연결되는 동시에 로직 미나 웹 주변명역의 로럼 배선을 연결하는 배선(104) 역할을 한다. 또한, 굶속배선(35)은 설명역(71)의 상부전국(100)에 연결되어 전압을 인기하는 역할도 하게되며, 이러한 배선 클립로는 AI, W 또는 구리 중 중 미용할 수 있다.

상기한 바와 같이 이루어지는 본 발명은 다음과 같은 장점이 있다.

- 1. DRAM 등의 셀에 MIM 구조의 셀 캐패시터 구조를 채용하여 유전율이 높은 캐패시터 유전체를 사용할 수 있으므로 패턴 미세화에 의한 DRAM 셀 캐패시터 면적 축소에 대용하며 높은 캐패시턴스를 유지할 수 있 다.
- 2. 상,하부전국을 사용함에 있어 문제시 되었던 식각의 어려움을 듀얼 다마신 공정을 적용하며 해결하였고, 차세대 기가급 DRAM에 적용할 수 있게 MIM 캐패시터의 3차원 구조를 얻을 수 있어 표면적 확보에 유리하다.
- 3. DRAM 셀의 하부전곡 형성시 로직 영역의 금속 콘택을 형성시킬 수 있기 때문에 로직영역의 금속 콘택 깊이를 낮게 관리하고, 채움을 쉽게할 수 있어 보다 안정된 공정관리 및 수을 향상을 기대할 수 있다.
- 4. 로직 아날로그 캐패시터를 MIM 구조를 채용하여 PIP에 비해 안정된 캐패시턴스톱 유지할 수 있고, 캐패시터를 형성하는데 추가되는 골정이 거의 없고 공정 난미도가 낮으며, 로직 아날로그 캐패시터에 추가되는 상부전국이 필요없기 때문에 타돌로지가 완화되고, 호속 총간절면막의 평란화가 용미해진다.

본 발명의 기술 사상은 상기 바람직한 실시에에 따라 구체적으로 기술되었으나, 상기한 실시에는 그 설명 중 위한 것이며 그 제한등 위한 것이 마닐줄 주의하여야 한다. 또한, 본 방명의 기술 본야의 통상의 견문 가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시에가 가능함을 미해할 수 있을 것이다.

#### 医毒型 查事

상술한 비와 같은 본 발명은 MIN 캐패시터의 3차원 구조를 구현하며 차세대 기가비트 DRAM의 구현을 가능할 수 있도 하며, SOC가 용이해지고, 특히 DRAM 혼재 칩 제조시 아날로그 캐패시터와 DRAM의 셀 캐패시터 구조를 통시에 MIM으로 구현하기 때문에 공정이 단순해지며, 비용절감 및 후속 공정의 만정화레 기며할 수 있는 효과를 기대할 수 있다.

#### (57) 경구의 범위

청구항 1. 메모리 셀영역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서,

소정 공정이 완료된 기판 전면에 총간절면막을 형성하는 단계;

상기 총간절연막을 선택적으로 식각하여 셀 캐패시터 형성 명역과 로직 마날로그 캐패시터 형성 영역을 동시에 정의하는 단계;

상기 셀 캐패시터와 상기 로직 마날로그 캐패시터의 하부전극 형성을 위해 상기 정의된 영역 상에 제1전 도용을 형성하는 단계;

상기 제1전도층 상에 캐패시터 유진체총을 형성하는 단계; 및

상기 유전체총 상에 캐패시터 상부전국용 제2전도총을 형성하는 단계

읕 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.

청구함 2. 제 1 항에 있어서,

상기 총간절연막은 제1 및 제2 총간절면막이 적총된 것으로, 상가 로직 아날로그 캐패시터가 형성될 영역

상에서는 상기 제1 및 제2 총간절면막 사이에 식각멈춤막을 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법

청구항 3. 제 2 항에 있어서,

상기 제1전도층을 형성하는 단계는,

상기 정의된 영역 상에 제1전도층 물질을 증착하는 단계;

상기 제1전도층 상에 평탄화된 제3총간절면막을 형성하는 단계;

상기 제2층간절연막미 노출될 때까지 평탄화하는 단계; 및

상기 셀영역 상의 상기 제1, 제2 및 제3 총간절연막을 제거하는 단계

를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.

청구항 4. 메모리 셀영역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서,

소정 공정이 완료된 기판 전면에 총절면막을 형성하는 단계;

상기 총간절면막을 선택적으로 식각하며 셀 캐패시터 형성 영역과 로직 마날로그 캐패시터 형성 영역 및 금속배선 형성 영역을 통시에 정의하는 단계:

상기 셀 캐패시터와 상기 로직 아날로그 캐패시터의 하부전국 및 금속배선 형성을 위해 상기 정의된 영역 상에 제1전도총을 협성하는 단계;

상기 제1전도층 상에 캐패시터 유전체층을 형성하는 단계; 및

상기 유전체총 상에 캐패시터 상부전국용 제2전도총을 형성하는 단계

물 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.

청구항 5. 제 4 항에 있어서.

상기 총간절연막은 제1 및 제2 총간절연막이 적흥된 것으로, 상기 로직 아날로그 캐패시터가 형성될 영역 상에서는 상기 제1 및 제2 총간점연막 사이에 식각멈촉막을 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법

청구항 6. 제 5 항에 있어서.

상기 제1전도층을 형성하는 단계는,

상기 정의된 영역 상에 제1전도총 물질을 증착하는 단계;

상기 제1전도층 상에 평탄화된 제3층간절연막을 형성하는 단계:

상기 제2층간절연막이 노출될 때까지 평탄화하는 단계; 및 🖟

상기 셑영역 상의 상기 제1, 제2 및 제3 총간절면막을 제거하는 단계

물 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.

청구항 7. 제 4 항 내지 제 6 항 중 머느 한 함에 있어서,

상기 금속배선은 셀명역 또는 로직 영역에 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.

청구항 8. 메모리 셀영역과 로직 영역을 구비한 반도체 소자 제조 방법에 있머서,

다수의 도전영역을 갖는 기판 상의 제1층간절면막을 판통하며 상기 도전영역에 콘택된 다수의 플러그룹 셈영역 상에 형성하는 단계:

상기 플러그를 포함한 전체 구조 상부에 제2총간절연막을 형성하는 단계;

상기 제2총간절연막을 관통하여 상기 다수의 플러그 중 일부에 콘택된 셑영역의 비트라인과 상기 제1 및 제2 총간절연막을 관통하여 상기 도전영역에 콘택된 로직 영역 상의 제1배선총을 동시에 형성하는 단계;

상기 제1배선층 및 상기 비트라인을 포함한 전체 구조 상부에 제3층간절연막과 후속 캐패시터 및 금속배 선 영역을 정의하기 위한 제1식각멈출막을 형성하는 단계;

상기 식각멈춤막 상에 제4 및 제5총간절면막을 형성하는 단계;

상기 제4 및 제5층간절연막을 선택적으로 식각하며 상기 셀 캐패시터 형성 염역과 상기 로직 아날로그 캐패시터 형성 명역 및 금속배선 형성 명역을 동시에 정의하는 단계;

상기 셀 캐패시터와 상기 로직 마날로그 캐패시터의 하부전국 및 금속배선 형성을 위해 상기 정의된 영역

상에 제1전도총을 형성하는 단계:

상기 제1전도총 상에 캐패시터 유전체총을 형성하는 단계; 및 상기 유전체총 상에 캐패시터 상부전국용 제2전도총을 형성하는 단계 를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.

청구항 9. 제 8 항에 있어서.

상기 제4층간절연막 형성 후,

상기 로직 아날로그 캐패시터가 형성될 영역 상에 제2식각멈출막을 형성하는 단계를 더 포함하는 것을 특 징으로 하는 반도체 소자 제조 방법.

청구할 10. 제 8 함에 있어서,

살기 제1전도출출 형성하는 단계는,

상기 점의된 영역 상에 제1건도를 물질을 중약하는 단계:

상기 제1건도총 상에 명단화된 제6층간결연막을 형성하는 단계:

상기 제5총간절연막이 노출템 때까지 평탄화하는 단계; 및

상기 설명역 상의 상기 제4, 제5 및 제6 충간절연막물 제거하는 단계

를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.

청구항 11. 제 8 항 내지 제 10 항 중 머느 한 항에 있어서,


상기 금속배선은 셀영역 또는 로직 영역에 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.

청구항 12. 제 8 항 내지 제 10 항 중 머느 한 항에 있어서,


상기 도전영역은 셀영역에서는 트랜지스터의 소스/드레인 접합, 로직 영역에서는 트랜지스터의 게이트전 국 또는 소스/드레인 접합인 것을 특징으로 하는 반도체 소자 제조 방법,

*도朗* 


**互创**标




**도世级** 




*도*四%




左母相




左四台




도暦11




EB 60




도型»




*£82* 




*도* ይን ይ




*도四*a




*£ea* 




⊊#3a




£B\$




SEG.




**星型3**8




*5,83*0




*도型針* 



E#S



도B35



## NOTICE TO SUBMIT RESPONSE.

Patent Applicant

Name:

Samsung Electronics Co., Ltd. (Applicant Code: 119981042713)

Address:

416 Maetan-dong, Youngtong-gu, Suwon-City,

Kyunggi-do, Korea

Attorney

Name:

Young-pil Lee

Address:

Y.P.Lee, Mock & Partners

2F Cheonghwa Bldg., 1571-18 Seocho-dong, Seocho-ku, Seoul,

Korea

Application No.:

10-2002-0078905

<u>Title of the Invention:</u> Semiconductor device with MIM capacitor

According to Article 63 of the Korean Patent Law, the applicant is notified that the present application has been rejected for the reasons given below. Any Argument or Amendment which the applicant may wish to submit, must be submitted by February 17, 2005. An indefinite number of one-month extensions in the period for submitting a response may be obtained upon request, however no official confirmation of the acceptance of a request for an extension will be issued.

#### Reasons

The invention described in the claims of this application is not patentable according to Article 29 (3) of the Korean Patent Law, as the invention is identical with the invention described in the specification or drawings initially attached to Korea Patent Laid-open Publication 2003-37215 published in 2003 which was filed before and published after the filing of this patent application and, furthermore the inventor of this application is not the same as the inventor of the cited reference, and the applicant of this application and the applicant of the cited reference were not the same person at the time of filing.

In a semiconductor device with a MIM capacitor according to the present invention, the MIM capacitor includes a first interlevel dielectric having a first via hole on an upper electrode, an independent interconnection layer, a second interlevel dielectric having a second via hole exposing the independent interconnection layer, and an interconnection layer which is formed in the second via hole and connected to the upper electrode of the

MIM capacitor via the independent interconnection layer. On the other hand, Korean Patent laid-open Publication 2003-37215 (published on May 12, 2003), which is filed before and published after the filing of the present application, discloses a semiconductor device including a lower electrode of a capacitor, a dielectric of the capacitor, an upper electrode of a capacitor, a dielectric, a metal interconnection layer connected to the upper electrode, a dielectric, a metal interconnection layer sequentially stacked on a semiconductor substrate with a base structure. In comparison with the present invention and the cited reference, the semiconductor device with a MIM capacitor according to the present invention is identical with the semiconductor device according to the cited reference.

Enclosure: Korean Patent laid-open Publication 2003-37215 (published on May 12, 2003)

17 December 2004

Gi-eun Cho/Examiner Electric Parts & Components Examination Division Electric & Electronics Examination Bureau Korean Industrial Property Office



• • • • • • • • • • • • • • • • • • • •	• • • • • •	-200.	in the second of
Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450	euc j	O Doc. No All 9 Serbil N	3-14-05 05049-1118 191 10/657, 450
Sir: Kindly acknowledge by placing your rece	receipt of the accomp	anving items l	isted below
Application Transmitt	al and.		g:
<ul> <li>Specification pages</li> </ul>		_Cbeck \$ IDS & PTO-	1449 & 7 refs
No. of Claims		Amendment	449 & Zrcfs. & Amend. Transmittal
Declaration & POA		Preliminary A	Amendment C
Assignment and Fee		Issue Fee	<u>a</u>
Small Entity Stateme	nt	Brief	Was 4 7 2005 00
Formal Drawings/	sheets	Appeal	MAR 1 7 2005 00
Associate Power of A		Submittal of I	Priority AS
	1st Class Mail	. Outomittal Of I	Tionly Diag
Other:			CE TRANSME
			And Did by College
-			

Respectfully submitted, MYERS BIGEL SIBLEY & SAJOVEC, P.A. Attorneys for Applicant



## **United States Patent and Trademark Office**

Home | Site Index | Search | FAQ | Glossary | Guides | Contacts | eBusiness | eBiz alerts | News | Help

## PATENT APPLICATION INFORMATION RETRIEVAL



Search results as of: 4-14-2005::12:30:8 E.T.

Search results for application number: 10/657,490			
Application Number:	•	Customer Number:	20792
Filing or 371(c) Date:	09-08-2003	Status:	Allowed Notice of Allowance Mailed Issue Revision Completed
Application Type:	Utility	Status Date:	04-07-2005
Examiner Name:	TRAN, MAI HUONG C	Location:	ELECTRONIC
Group Art Unit:		Location Date:	-
Confirmation Number:		Earliest Publication No:	US 2004-0113190 A1
Attorney Docket Number:	5649-1118	Earliest Publication Date:	06-17-2004
Class/ Sub-Class:	257/296	Patent Number:	-
	Byung-jun Oh, Yongin-city, (KR)	Issue Date of Patent:	f _
Title Of Invention: INTEGRATED CIRCUIT DEVICES INCLUDING A MIM CAPACITOR			

## **Search Options**

Assignments
Display References
Foreign Priority
lmage File Wrapper
Patent Term Adjustment History
Publication Review
Published Documents

	File History
Date	Contents Description
04-07-2005	Mail Notice of Allowance
04-06-2005	Issue Revision Completed
04-06-2005	Notice of Allowance Data Verification Completed
04-04-2005	Notice of Allowability
03-17-2005	Information Disclosure Statement (IDS) Filed
03-29-2005	Date Forwarded to Examiner
03-21-2005	Response after Ex Parte Quayle Action
02-18-2005	Mail Ex Parte Quayle Action (PTOL - 326)
02-16-2005	Ex Parte Quayle Action
02-10-2004	IFW TSS Processing by Tech Center Complete

02-10-2004	Case Docketed to Examiner in GAU
09-08-2003	Request for Foreign Priority (Priority Papers May Be Included)
12-09-2003	Application Return from OIPE
12-09-2003	Application Return TO OIPE
12-09-2003	Application Dispatched from OIPE
12-10-2003	Application Is Now Complete
11-20-2003	Cleared by OIPE CSR
10-12-2003	IFW Scan & PACR Auto Security Review
09-08-2003	Initial Exam Team nn